基于CPCI的嵌入式單板計算機(jī)電源的設(shè)計方案。該設(shè)計主要應(yīng)用于航空設(shè)備和軍用車載設(shè)備

　　系統(tǒng)電源需求分析與器件造型

　　該系統(tǒng)由CPU和與其相連的DDR儲存器、PCI接口、時鐘、電源、EBC總線以及外部接口電路組成。CPU采用AMCC公司的PowerPC 440EPx。

　　統(tǒng)電源需求

　　該系統(tǒng)電源較復(fù)雜，有多達(dá)8種不同的電源電壓值，其中5 V和3.3 V由CPCI機(jī)箱提供。5 V供給DC/DC器件降壓以產(chǎn)生其他電源電壓，同時給1553總線的變壓器供電。3.3 V是系統(tǒng)主電源，包括USB PHY、時鐘器件、FPGA和CPU以及PCI橋器件(PLX6466)的I/O部分等。其他電源電壓都是由5V或3.3 V經(jīng)電源器件降壓得到。

　　表1、2分別為CPU和PCI橋器件的功耗需求，CPU器件對上電順序沒有要求。其中VDD 1.5 V是PPC440EPx的內(nèi)核電壓，SOVDD是CPU的DDR2接口電源;1.8 V為PCI橋的內(nèi)核電壓，VDDIO是PCI橋的接口電源。

　　該系統(tǒng)采用DDR2作為內(nèi)存，使用4片Micron公司的MT47H64M16，容量為512 MB。每片DDR2器件的內(nèi)核、接口和DLL的電源電壓都是1.8 V，最大電流為440 mA。另外需特別注意DDR2的VREF以及地址和控制信號的端口接電壓VTT，其電壓值都是0.9 V。其中，VREF對容差的要求非常嚴(yán)格(小于2%)，不過其對電流的要求較小。而對VTT不僅有嚴(yán)格的容差要求，而且還要求其能在瞬間輸出或吸收很大的電流。同時，VREF岍要隨著VDD的變化而變化，VTT也要跟蹤VREF的變化。通常的LDO難以完成這樣的工作，必須采用專用的DDR端接電源器件。